ELECTRONICA DE SEGURIDAD 20 El resultado de este Molde FMEDA es una presentación cuantitativa de los índices de fallos seguros, fallos peligrosos detectados y fallos peligrosos no detectados. Todo ello se utiliza para calcular el SFF. El pin FDEMA contempla los fallos desde una perspectiva diferente. Analiza varios tipos de fallos en las clavijas del AD7124-4 y AD7124-8 y su resultado para la aplicación RTD. Hace esto para cada pin individual y describe el resultado para el caso en que el pin se abra, cortocircuite con la alimentación/tierra o cortocircuite con pines adyacentes. La lista de comprobación del anexo F es una lista de comprobación de medidas de diseño para evitar fallos sistemáticos. Comprende: • Descripción general del producto. • nformación sobre las aplicaciones. • Concepto de seguridad. • Previsiones de por vida. • FIT. • Cálculos FMEDA-SFF y CC. • Mecanismos de seguridad del hardware. • Descripción del diagnóstico. • Solidez CEM. • Funcionamiento en configuraciones redundantes. • Anexos y lista de documentos. En resumen, la certificación de la seguridad funcional de un componente recién introducido a través de la Route 1S es larga, compleja, lenta, intensa y exhaustiva. Afortunadamente, la Route 2S, como ya se ha mencionado, es un enfoque alternativo viable para algunos componentes. ROUTE 2S: UNA RUTA ALTERNATIVA La ruta conocida como Route 2S es aplicable para una pieza liberada con experiencia y datos de campo y se designa como “probada en uso”. Se basa en un análisis de las devoluciones de clientes y el número de aparatos enviados. No puede utilizarse con piezas nuevas que tengan poco o ningún “historial” de exposición en uso real. La Route 2S permite la certificación SIL como si la pieza se hubiera analizado completamente según la norma IEC 61508. Está a disposición de los diseñadores de módulos y sistemas si han utilizado con éxito el CI en cuestión en el pasado y conocen la tasa de fallos sobre el terreno. Las características de prueba y verificación integradas, junto con los datos de rendimiento, convierten a los modelos AD7214-4 y AD7214-8 en buenos candidatos para Route 2S. Recurrir a la ROute 2S requiere datos detallados y estadísticamente significativos sobre devoluciones y fallos en el campo. Este requisito es mucho más difícil de cumplir para los proveedores de CI que para los de placas o módulos. La razón es que, por lo general, los primeros no tienen suficiente conocimiento de la aplicación final, ni de qué porcentaje de las unidades defectuosas procedentes del campo les son devueltas para su análisis. CONCLUSIÓN La Route 1S para la certificación funcionalmente segura de nuevos productos es exhaustiva y detallada. También es un reto técnico y, sin duda, requiere mucho tiempo. En cambio, el proceso Route 2S permite certificar los productos liberados basándose en la experiencia sobre el terreno, los fallos y los datos de análisis. Esta es una ruta útil que es soportada por los CI de interfaz RTD AD7214-4 y AD7214-8 ya que tienen el historial requerido. Igualmente importante es el hecho de que estos CI incorporan numerosas funciones y características de diagnóstico y autodiagnóstico que los convierten en candidatos idóneos para dicha certificación.n MODO DE FALLO EFECTO COBERTURA DIAGNÓSTICA ANÁLISIS Salida bloqueada Resultados de conversión ADC congelados 99 Contador de reloj MCLK (Tabla A.11) “watchdog con base de tiempo y ventana de tiempo independientes” Salida bloqueada a nivel bajo Resultados de conversión ADC congelados 99 Contador de reloj MCLK (Tabla A.11) “watchdog con base de tiempo y ventana de tiempo independientes” Salida de alta impedancia Resultados de conversión ADC congelados 99 Contador de reloj MCLK (Tabla A.11) “watchdog con base de tiempo y ventana de tiempo independientes” Deriva de salida ±10 Resultados de conversión ADC corruptos, muescas 50 Hz/60 Hz no efectivas 99 Contador de reloj MCLK (Tabla A.11) “watchdog con base de tiempo y ventana de tiempo independientes” Fluctuaciones de salida Resultados de conversión ADC corruptos o con ruido 99 Convertir 0, ±FS (Tabla A.13) “sensor de referencia”, comprobaciones de plausibilidad de los resultados Figura 9: Esta tabla define el modo de fallo, los efectos, el diagnóstico y el análisis del bloque de reloj maestro. (Fuente de la imagen: Analog Devices)
RkJQdWJsaXNoZXIy Njg1MjYx