ELECTRONICA DE SEGURIDAD 19 Una herramienta para comprender la cobertura del nivel SIL es una matriz que traza la fracción de fallo seguro (SFF) (la cantidad de cobertura de diagnóstico) y la tolerancia a fallos del hardware (la redundancia) (Figura 7). Las filas muestran la cantidad de cobertura de diagnóstico, mientras que las columnas muestran la tolerancia a fallos del hardware. Un HFT de 0 significa que, si se produce un fallo en el sistema, se perderá la función de seguridad. Un mayor nivel de diagnóstico reduce la cantidad necesaria de redundancia del sistema o mejora el nivel SIL de la solución con el mismo nivel de redundancia (descendiendo en la matriz). Tenga en cuenta que la FMEDA de una aplicación de temperatura típica que utiliza estos dispositivos muestra una fracción de fallo seguro (SFF) superior al 90% según la norma IEC 61508. Normalmente se necesitarían dos ADC tradicionales para proporcionar este nivel de cobertura a través de la redundancia, pero el AD4172 solo requiere un único ADC, lo que proporciona un ahorro significativo en el coste de la lista de materiales (BOM) y en el espacio de la placa. DOCUMENTACIÓN PARA DISEÑOS SIL Para obtener la certificación Route 1S se necesita una amplia documentación. Entre los documentos fuente necesarios se encuentran: • Hoja de datos de seguridad (el manual de seguridad de una pieza con clasificación SIL) • FMEDA de pin y FMEDA de molde, con modos de fallo, efectos y análisis para ambos. • Lista de comprobación del anexo F (definido por la norma IEC 61508) Esta documentación, a su vez, procede de diversas fuentes (Figura 8): • Los datos de diagnóstico de la hoja de datos recogen todas las características de diagnóstico disponibles en la pieza. • Los datos de diseño se refieren a datos internos. Por ejemplo, el área del Molde y el Impacto de cada bloque interno de la pieza. • FIT, con índices para varios componentes, están disponibles en el libro de datos. • Las pruebas de inserción de fallos se realizan para bloques que no pueden analizarse utilizando datos de diseño y diagnóstico. Estas pruebas se planifican en función de los requisitos de la aplicación, y el resultado de las pruebas de inserción de fallos se utiliza para reforzar los documentos FMEDA y FMEA. Más detalles sobre las especificaciones: • En el Manual de seguridad u Hoja de datos de seguridad se utiliza toda la información recopilada para proporcionar los requisitos necesarios que permitan la integración del AD7124-4 o AD7124-8. Recopila todos los diagnósticos y análisis procedentes de diversos documentos y conjuntos de datos. • El Molde FMEDA para el AD7124-4 y el AD7124-8 analiza los bloques principales del esquema de aplicación, identifica los modos y efectos de los fallos y comprueba el diagnóstico y los análisis para una función de seguridad concreta. Por ejemplo, el análisis del módulo de reloj muestra los modos de fallo, el efecto de cada uno en la salida, la cantidad de cobertura de diagnóstico y un análisis del impacto (Figura 9). FRACCIÓN DE FALLO SEGURO DE UN ELEMENTO TOLERANCIA A FALLOS DE HARDWARE 0 1 2 <60% No autorizado SIL 1 SIL 2 60% a <90 SIL 1 SIL 2 SIL 3 90% a <99 SIL 2 SIL 3 SIL 4 > 99% SIL 3 SIL 4 SIL 4 Figura 7: Esta matriz caracteriza la fracción de fallo seguro (SFF) frente a la tolerancia a fallos del hardware (HFT) y ofrece una visión de la cobertura SIL. (Fuente de la imagen: Analog Devices). Figura 8: Las diversas fuentes de documentación se agregan y extraen para proporcionar el paquete de información completo necesario para la certificación SIL. (Fuente de la imagen: Analog Devices).
RkJQdWJsaXNoZXIy Njg1MjYx