Cómo afrontar con éxito las complejidades para seguir innovando
Verificación FPGA y productividad
En el ámbito FPGA, se sigue innovando con el objetivo de aumentar la productividad de los diseñadores para hacer frente al aumento de la complejidad de los elementos de hardware. Pero, por desgracia, el aumento de la productividad en el diseño no siempre significa que se pueda llegar antes al mercado. La complejidad de la verificación aumenta exponencialmente al aumentar la complejidad del hardware y esto hace que aumente, a su vez, el tiempo necesario para llevarla a cabo. La verificación funcional, imprescindible en el desarrollo de los diseños de hoy en día, se convierte, a menudo, en un cuello de botella. En ocasiones, se dedica hasta un 70% del tiempo de desarrollo del diseño a la verificación funcional. Es necesaria una evolución de la verificación para poder mantener el ritmo del resto del proceso y maximizar su potencial.
ModelSim -de Siemens EDA- ofrece un entorno completo y fácil de usar con capacidades avanzadas de simulación y debug. Permite realizar una verificación basada en aserciones para mantener la productividad en fase de verificación y, de esta manera, ayuda a reducir los tiempos de entrega.
La verificación basada en aserciones permite verificar una colección de especificaciones parciales de manera más eficiente. Aborda directamente las limitaciones de los flujos de verificación actuales:
- La OVL (Open Verification Library) define una biblioteca estándar de aserciones y permite que la ABV ocurra a varios niveles a lo largo del flujo de diseño.
- Proporciona objetivos para la verificación formal.
- Las aserciones facilitan la reutilización del diseño por medio del código de autocomprobación.
Análisis Code Coverage para las certificaciones
Por otra parte, la seguridad es crítica en determinados ámbitos y los entes legales exigen la presentación de una serie de certificaciones. La simulación y validación mediante el análisis Code Coverage o de cobertura de código (obligatorio para la obtención de dichas certificaciones) puede realizarse de manera sencilla con ModelSim. La cobertura de código es una técnica automatizada que identifica el código que no ha sido testado. No requiere un cambio respecto al actual enfoque de diseño y simulación. La herramienta permite al usuario estimar automáticamente la eficiencia del banco de pruebas.
ModelSim, en conclusión, es una herramienta robusta y eficiente, con una historia relevante en el ámbito de las certificaciones. En Tecnobit, empresa tecnológica española -perteneciente al Grupo Oesía- lo tienen claro: ModelSim, en el ámbito de la simulación FPGA, “ha estado siempre por encima de la competencia”.
Descubre más sobre las ventajas que ofrece ModelSim y cómo la utilizan en Tecnobit, en este caso de éxito:
